PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-173673

(43)Date of publication of application: 20.06.2003

(51)Int.CI.

G11C 11/22 H01L 21/8247 H01L 27/105 H01L 29/788 H01L 29/792

(21)Application number: 2001-366527

(71)Applicant:

SANYO ELECTRIC CO LTD

(22)Date of filing:

30.11.2001

(72)Inventor:


MATSUSHITA SHIGEHARU

(54) FERROELECTRIC MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a ferroelectric memory in which disturbance tolerance in a non-selection cell can be improved by increasing a ratio of voltage applied to a ferroelectric capacitor of a selection-cell and a ferroelectric capacitor of a non-selection cell.

SOLUTION: This ferroelectric memory is provided with bit lines BL, word lines WL arranged intersecting with the bit lines BL, a switch element 2 arranged between the bit lines BL and the word lines WL and turned on by threshold voltage being almost same absolute values for any positive and negative voltage applying directions, and a memory cell 1 arranged between the bit lines BL and the word lines WL and comprising $_{2}$ a ferroelectric capacitor 3 connected in series with the switch element 2.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

16.05.2003

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2003—173673

(P2003-173673A) (43)公開日 平成15年6月20日(2003.6.20)


(51) Int. Cl. ⁷	識別記号	F I 7-73-1,						
G11C 11/22	501	G11C 11/22		501	Α	5F083		
H01L 21/8247		H01L 27/10		444	Α	5F101		
27/105				444	Z			
29/788		29/78		371				
29/792								
		審査請求	未請求	請求項の	の数 4	OL	(全	11頁)
(21)出願番号	特願2001-366527(P2001-366527)	(71)出願人	000001889					
			三洋電機	株式会社	:			
(22) 出顧日	平成13年11月30日(2001.11.30)		大阪府守口市京阪本通2丁目5番5号 (72)発明者 松下 重治					
		(72)発明者						
			大阪府守口市京阪本通2丁目5番5号 三					
			洋電機株	式会社内				
		(74)代理人	10010443	33				
			弁理士	宮園 博	-			
		Fターム(参	'一ム(参考) 5F083 FR01 FR07 GA12 JA15 JA17					
			5F10	1 BA62				
			•					

(54) 【発明の名称】強誘電体メモリ

(57)【要約】

【課題】選択セルの強誘電体キャパシタと非選択セルの 強誘電体キャパシタとに印加される電圧比を大きくする ことによって非選択セルにおけるディスターブ耐性を向 上することが可能な強誘電体メモリを提供する。

【解決手段】この強誘電体メモリは、ビット線BLと、ビット線BLと交差するように配置されたワード線WLと、ビット線BLとワード線WLとの間に配置され、正と負のいずれの電圧印加方向に対してもほぼ同じ絶対値のしきい値電圧でターンオンするスイッチ素子2と、ビット線BLとワード線WLとの間に配置され、スイッチ素子2と直列に接続された強誘電体キャパシタ3とを含むメモリセル1を備えている。



【特許請求の範囲】

【請求項1】 ピット線と、

前記ピット線と交差するように配置されたワード線と、 前記ピット線と前記ワード線との間に配置され、正と負 のいずれの電圧印加方向に対してもほぼ同じ絶対値のし きい値電圧でターンオンするスイッチ素子と、前記ビッ ト線と前記ワード線との間に配置され、前記スイッチ素 子と直列に接続された強誘電体キャパシタとを含むメモ リセルを備えた、強誘電体メモリ。

• 1

【請求項2】 電界効果トランジスタのゲート部分に接 10 続された強誘電体キャパシタと、

前記強誘電体キャパシタに直列に接続され、正と負のい ずれの電圧印加方向に対してもほぼ同じ絶対値のしきい 値電圧でターンオンするスイッチ素子とを含むメモリセ ルを備えた、強誘電体メモリ。

【請求項3】 前記強誘電体キャパシタに高い電圧を印 加した場合には分極反転を生じるとともに、前記強誘電 体キャパシタに低い電圧を印加した場合には実質的に分 極反転を生じないような所定のパルス幅を有するパルス を前記メモリセルに印加するためのパルス印加手段をさ らに備え、

データの書き込み時および読み出し時の少なくともいず れか一方の時に、選択されたメモリセルには、前記所定 のパルス幅を有する高い電圧のパルスを印加するととも に、非選択のメモリセルには、前記所定のパルス幅を有 する低い電圧のパルスを印加する、請求項1または2に 記載の強誘電体メモリ。

【請求項4】 前記スイッチ素子は、ショットキーダイ オードを含む、請求項1~3のいずれか1項に記載の強 誘電体メモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、強誘電体メモリ に関し、特に、強誘電体キャパシタを有する強誘電体メ モリに関する。

[0002]

【従来の技術】近年、強誘電体メモリは、高速で低消費 電力な不揮発性メモリとして注目されている。このた め、強誘電体メモリに関する研究開発が精力的に行われ ている。図13は、従来の最も一般的に用いられている 強誘電体メモリの代表的な回路図であり、図14は、図 13に対応する断面構造図である。図13および図14 を参照して、この従来の構造では、半導体基板101の 表面上の所定領域に素子分離領域102が形成されてい る。素子分離領域102によって囲まれた素子形成領域 には、所定の間隔を隔てて、ソース領域103およびド レイン領域104が形成されている。ソース領域103 とドレイン領域104との間に位置するチャネル領域上 には、ゲート絶縁膜105を介して、ワード線(WL) を構成するゲート電極106が形成されている。ドレイ 50 電圧の印加方法を説明するための回路図であり、図18

ン領域104には、ピット線(BL)113が電気的に 接続されている。

【0003】また、ソース領域103には、プラグ館極 108を介して、下部電極109が形成されている。下 部電極109上には、強誘電体層110を介して、プレ ート線(PL)を構成する上部電極111が形成されて いる。この下部電極109、強誘電体層110および上 部電極111によって強誘電体キャパシタ112が構成 されている。また、ソース領域103およびドレイン領 域104と、ゲート電極106とによって、トランジス タ107が構成されている。このトランジスタ107 は、メモリセルの選択を行うスイッチとして機能する。 また、図13に示すように、1つのメモリセル100 は、1つのトランジスタ107と、1つの強誘電体キャ パシタ112とによって構成されている。

【0004】しかしながら、図13および図14に示し た従来の強誘電体メモリの構造では、1つのメモリセル 100が、1つのトランジスタ107と1つの強誘電体 キャパシタ112とによって構成されているため、比較 的大きなメモリセル面積になるという不都合があった。 【0005】そこで、従来、1つのメモリセルを1つの 強誘電体キャパシタのみによって構成する単純マトリッ クス型の強誘電体キャパシタや、トランジスタのゲート 部に強誘電体キャパシタを形成したMFIS-FET (Metal Ferroelectric Insu lator Semiconductor-Field Effect Transistor:金属·強誘電体 ・絶縁体・半導体-電界効果トランジスタ)、または、 MFMIS-FET (Metal Ferroelec tric Metal Insulator Semi conductor-Field Effect Tr ansistor:金属・強誘電体・金属・絶縁体・半 導体−電界効果トランジスタ)型の強誘電体メモリが開 発されている。

【0006】図15は、従来の単純マトリックス型の強 誘電体メモリの回路図であり、図16は、図15に対応 した断面図である。図15および図16を参照して、従 来の単純マトリックス型の強誘電体メモリでは、ビット 線(BL)201上に、強誘電体層202が形成されて いる。そして、その強誘電体層202上に、ビット線2 01と交差する方向に、ワード線(WL)203が形成 されている。このビット線201と強誘電体層202と ワード線203とによって、強誘電体キャパシタ210 が構成されている。この単純マトリックス型の強誘電体 メモリでは、図15に示すように、1つのメモリセル2 00が、1つの強誘電体キャパシタ210のみによって 構成されている。

【0007】図17は、従来の単純マトリックス型の強 誘電体メモリの1/2 V c c 法による書き込み動作時の は、従来の単純マトリックス型の強誘電体メモリの1/ 3 V c c 法による書き込み動作時の電圧の印加方法を説 明するための回路図である。

【0008】図17を参照して、従来の1/2Vcc法 の場合、選択されたメモリセル(選択セル)を駆動する ために、選択セルが繋がるビット線BL」とワード線W L₁との間にVccの電圧を加える。すなわち、ビット 線BL,には、電源電圧Vccを印加するとともに、ワ ード線WL,には、0Vを印加する。そして、非選択の メモリセル(非選択セル)の繋がるピット線BL。およ びBL1には、0Vを印加し、非選択セルが繋がるワー ド線WL。およびWL,には、1/2Vccを印加する。 これにより、選択セルには、Vccの電圧が印加される とともに、非選択セルには、1/2 V c c が印加され る。

【0009】また、図18を参照して、従来の1/3V cc法の場合、ビット線BL」には、電源電圧Vccを 印加するとともに、ワード線WL,には、0Vを印加す る。そして、非選択のメモリセル(非選択セル)の繋が るビット線BL。およびBL、には、1/3Vccを印加 20 し、非選択セルの繋がるワード線WL。およびWL,に は、2/3 V c c を印加する。これにより、選択セルに は、Vccの電圧が印加されるとともに、非選択セルに は、1/3 V c c が印加される。

【0010】上記の場合、選択セルの強誘電体層202 (図16参照) に対しては、分極反転が十分飽和し、か つ、非選択セルの強誘電体層に対しては、分極状態がほ とんど変化しないことが必要となる。

[0011]

【発明が解決しようとする課題】しかしながら、現状で 30 は、強誘電体ヒステリシスの角型形状が十分でないた め、図19に示すように、非選択セルに、1/2Vcc または1/3 V c c が同じ方向に印加され続けると、そ の情報(電荷量)が失われていくという、いわゆるディ スターブが発生する。このようなディスターブが生じる と、非選択セルに書き込まれた情報が失われてしまうた め、強誘電体メモリとして使用することが困難である。 このため、現状では、図15および図16に示した単純 マトリックス構造の強誘電体メモリの実用化は困難であ ると考えられている。

【0012】また、図20は、従来のMFMIS-FE Tをメモリセルとした1トランジスタ型の強誘電体メモ リを示した回路図であり、図21は、図20に対応する 断面構造図である。図20および図21を参照して、こ の1トランジスタ型の強誘電体メモリでは、半導体基板 301の表面にウェル領域302が形成されている。そ して、このウェル領域302の表面に、所定の間隔を隔 てて、ソース領域303およびドレイン領域304が形 成されている。ソース領域303およびドレイン領域3 04間に位置するチャネル領域上には、ゲート絶縁膜3 50 体キャパシタと非選択セルの強誘電体キャパシタとに印

05を介して、ゲート電極306が形成されている。 【0013】ゲート電極306上には、強誘電体層30 7を介して、ワード線(WL) 308が形成されてい る。ドレイン領域304には、ビット線(BL)310 が電気的に接続されている。ソース領域303には、プ レート線(PL)311が接続されている。ウェル領域 302には、ソース線(SL)312が接続されてい る。ゲート電極306、強誘電体層307およびワード 線308によって、1トランジスタ型の強誘電体キャパ 10 シタ315が構成されている。また、ソース領域303 およびドレイン領域304と、ゲート絶縁膜305と、 ゲート電極306とによって、トランジスタ309が構 成されている。この場合、1つのメモリセル300は、 1つのトランジスタ309のゲート部上に、強誘電体キ ャパシタ315が形成された構造を有する。

【0014】また、図20および図21に示した1トラ ンジスタ型の強誘電体メモリにおいて、書き込み時に は、図22に示すような等価回路図となる。このため、 図17および図18に示した単純マトリックス型の強誘 電体メモリと同様の書き込み動作を行った場合、非選択 セルに、1/2 V c c または1/3 V c c が同じ方向に 印加され続けると、その情報(電荷量)が失われてい く、いわゆるディスターブが同様に生じるという問題点 があった。

【0015】この発明は、上記のような課題を解決する ためになされたものであり、この発明の1つの目的は、 非選択のメモリセルにおけるディスターブ耐性を向上す ることが可能な強誘電体メモリを提供することである。 【0016】この発明のもう1つの目的は、非選択のメ モリセルにおけるディスターブ耐性を向上することによ って、単純マトリックス型の強誘電体メモリを実用化す ることである。

【0017】この発明のさらにもう1つの目的は、1ト ランジスタ型の強誘電体メモリにおいて、非選択のメモ リセルにおけるディスターブ耐性を向上することであ

[0018]

【課題を解決するための手段】請求項1による強誘電体 メモリは、ビット線と、ビット線と交差するように配置 40 されたワード線と、ビット線とワード線との間に配置さ れ、正と負のいずれの電圧印加方向に対してもほぼ同じ 絶対値のしきい値電圧でターンオンするスイッチ素子 と、ビット線とワード線との間に配置され、スイッチ素 子と直列に接続された強誘電体キャパシタとを含むメモ リセルを備えている。

【0019】請求項1では、上記のように、正と負のい ずれの電圧印加方向に対してもほぼ同じ絶対値のしきい 値電圧でターンオンするスイッチ素子を強誘電体キャパ シタに直列に接続することによって、選択セルの強誘電

-th

加される電圧比を大きくすることができるので、単純マトリックス型の強誘電体メモリにおいて非選択セルのディスターブ耐性を向上することができる。

【0020】請求項2における強誘電体メモリは、電界効果トランジスタのゲート部分に接続された強誘電体キャパシタと、強誘電体キャパシタに直列に接続され、正と負のいずれの電圧印加方向に対してもほぼ同じ絶対値のしきい値電圧でターンオンするスイッチ素子とを含むメモリセルを備えている。

【0021】請求項2では、上記のように、電界効果トランジスタのゲート部分に接続された強誘電体キャパシタに直列に接続され、正と負のいずれの電圧印加方向に対してもほぼ同じ絶対値のしきい値電圧でターンオンするスイッチ素子を設けることによって、選択セルの強誘電体キャパシタと非選択セルの強誘電体キャパシタとに印加される電圧比を大きくすることができるので、MFIS-FETまたはMFMIS-FETなどの1トランジスタ型の強誘電体メモリにおいて、非選択セルのディスタープ耐性を向上することができる。

【0022】請求項3における強誘電体メモリは、請求 20 項1または2の構成において、強誘電体キャパシタに高 い電圧を印加した場合には分極反転を生じるとともに、 強誘電体キャパシタに低い電圧を印加した場合には実質 的に分極反転を生じないような所定のパルス幅を有する パルスを前記メモリセルに印加するためのパルス印加手 段をさらに備え、データの書き込み時および読み出し時 の少なくともいずれか一方の時に、選択されたメモリセ ルには、所定のパルス幅を有する高い電圧のパルスを印 加するとともに、非選択のメモリセルには、所定のパル ス幅を有する低い電圧のパルスを印加する。このように 30 構成すれば、選択されたメモリセルに対しては、書き込 みまたは読み出しを行うことができるとともに、非選択 のメモリセルに対しては、ほとんど分極反転を生じない ようにすることができる。その結果、非選択のメモリセ ルにおけるディスタープ耐性をより向上することができ

【0023】請求項4における強誘電体メモリは、請求項1~3のいずれかの構成において、スイッチ素子は、ショットキーダイオードを含む。このように構成すれば、正と負のいずれの電圧印加方向に対してもほぼ同じ 40 絶対値のしきい値電圧でターンオンするスイッチ素子を実現することができる。

【0024】なお、上記の強誘電体メモリにおいて、スイッチ素子は、双方向ダイオードからなるようにしてもよい。このように構成すれば、正と負のいずれの電圧印加方向に対してもほぼ同じ絶対値のしきい値電圧でターンオンするスイッチ素子を実現することができる。

【0025】また、上記の強誘電体メモリにおいて、スイッチ素子は、p型半導体層とn型半導体層との接合により形成されるp-nダイオードからなるようにしても 50

よい。このように構成すれば、正と負のいずれの電圧印加方向に対してもほぼ同じ絶対値のしきい値電圧でターンオンするスイッチ素子を実現することができる。この場合、p-nダイオードを形成するp型半導体層およびn型半導体層は、アモルファス層により形成されていてもよい。このように構成すれば、微細なp-nダイオードを均一に作製することができる。

【0026】また、上記の強誘電体メモリにおいて、スイッチ素子は、導電層と半導体層との接合により形成されるショットキーダイオードからなるようにしてもよい。このように構成すれば、正と負のいずれの電圧印加方向に対してもほぼ同じ絶対値のしきい値電圧でターンオンするスイッチ素子を実現することができる。この場合、導電層は、金属とシリコンとを含有し、その金属はIr、Pt、Ru、Re、Ni、CoおよびMoからなるグループより選択される少なくとも1つを含むようにしてもよい。また、導電層は、金属と窒素とシリコとを含有し、その金属は、Ir、Pt、Ru、Re、Ni、CoおよびMoからなるグループより選択される少なくとも1つを含むようにしてもよい。このように構成すれば、熱的に安定なショットキー接合を形成することができる。

【0027】また、上記の強誘電体メモリにおいて、スイッチ素子は、トンネル電流を利用したMIMキャパシタからなるようにしてもよい。このように構成すれば、正と負のいずれの電圧印加方向に対しても、ほぼ同じ絶対値のしきい値電圧でターンオンするスイッチ素子を実現することができる。

【0028】また、上記の強誘電体メモリにおいて、選択されたメモリセルには、所定のパルス幅を有する所定の電圧のパルスを印加するとともに、非選択のメモリセルには、所定のパルス幅を有する所定の電圧の1/3の電圧のパルスを印加するようにしてもよい。このように構成すれば、選択されたメモリセルに印加される電圧と非選択のメモリセルに印加される電圧との電圧差を最も大きくすることができる。その結果、請求項3のディスターブ耐性の向上効果と相まって、非選択のメモリセルにおけるディスターブをより有効に回避することができる

【0029】なお、以下のような強誘電体メモリの動作方法に向けた発明も考えられる。

【0030】まず、第1の強誘電体メモリの動作方法は、ビット線と、そのビット線と交差するように配置されたワード線と、ビット線とワード線との間に配置され、正と負のいずれの電圧印加方向に対してもほぼ同じ絶対値のしきい値電圧でターンオンするスイッチ素子と、ビット線とワード線との間に配置され、スイッチ素子と直列に接続された強誘電体キャパシタとを含むメモリセルと、強誘電体キャパシタに高い電圧を印加した場合には分極反転を生じるとともに、強誘電体キャパシタ

8

に低い電圧を印加した場合には実質的に分極反転を生じないような所定のパルス幅を有するパルスをメモリセルに印加するためのパルス印加手段とを備えた強誘電体メモリの動作方法であって、データの書き込みおよび読み出し時の少なくともいずれか一方の時に、選択されたメモリセルには、所定のパルス幅を有する高い電圧のパルスを印加するとともに、非選択のメモリセルには、所定のパルス幅を有する低い電圧のパルスを印加する。このように構成すれば、選択セルと非選択セルとの強誘電体キャパシタに印加される電圧比を大きくするとともに、非選択セルの強誘電体キャパシタに対してはほとんど分極反転を生じないようにすることが可能な強誘電体メモリの動作方法を実現することができる。これにより、非選択セルにおけるディスタープ耐性を向上することができる。

【0031】なお、上記第1の強誘電体メモリの動作方法において、選択されたメモリセルには、所定のパルス幅を有する所定の電圧のパルスを印加するとともに、非選択のメモリセルには、上記所定のパルス幅を有する所定の電圧の1/3の電圧のパルスを印加する。このように構成すれば、選択されたメモリセルに印加される電圧と非選択のメモリセルに印加される電圧との電圧差を最も大きくすることができる。その結果、非選択のメモリセルの強誘電体層のディスターブ耐性を効果的に向上することができる。

【0032】また、第2の強誘電体メモリの動作方法 は、電界効果トランジスタのゲート部分に接続された強 誘電体キャパシタと、強誘電体キャパシタに直列に接続 され、正と負のいずれの電圧印加方向に対してもほぼ同 じ絶対値のしきい値電圧でターンオンするスイッチ素子 30 とを含むメモリセルと、強誘電体キャパシタに高い電圧 を印加した場合には分極反転を生じるとともに、強誘電 体キャパシタに低い電圧を印加した場合には実質的に分 極反転を生じないような所定のパルス幅を有するパルス をメモリセルに印加するためのパルス印加手段とを備え た強誘電体メモリの動作方法であって、データの書き込 み時および読み出し時の少なくともいずれか一方の時 に、選択されたメモリセルには、所定のパルス幅を有す る高い電圧のパルスを印加するとともに、非選択のメモ リセルには、所定のパルス幅を有する低い電圧のパルス を印加する。このように構成すれば、選択セルと非選択 セルとのゲート部の強誘電体キャパシタに印加される電 圧比を大きくするとともに、非選択セルの強誘電体キャ パシタに対してはほとんど分極反転を生じないようにす ることが可能な動作方法を実現することができる。これ により、非選択セルにおけるディスターブ耐性を向上す ることができる。

[0033]

【発明の実施の形態】以下、本発明を具体化した実施形態を図面に基づいて説明する。

【0034】(第1実施形態)図1は、本発明の第1実施形態による単純マトリックス型の強誘電体メモリの全体構成を示した回路図である。図2は、図1に示した第1実施形態による強誘電体メモリのメモリセル構造を説明するための概略図である。図3は、第1実施形態による強誘電体メモリの効果を説明するための図である。図4は、第1実施形態による強誘電体メモリの強誘電体層の分極反転電荷量に関するパルス応答特性を示した図である。

【0035】まず、図1および図2を参照して、第1実 施形態の単純マトリックス型の強誘電体メモリの全体構 成について説明する。この第1実施形態による強誘電体 メモリでは、メモリセルアレイ50は、複数のメモリセ ル1がマトリックス状に配置されて構成されている(図 1では説明の便宜上、9個のメモリセルのみを示してい る)。各メモリセル1を構成する強誘電体キャパシタ3 の一方の端子は、ワード線WL。~WL,に接続され、強 誘電体キャパシタ3の他方の端子は、スイッチ素子2の 一方の端子に接続されている。スイッチ素子2の他方の 端子は、ビット線BL。~BL、に接続されている。すな わち、この第1実施形態では、メモリセル1は、スイッ チ素子2と強誘電体キャパシタ3とから構成されてい る。なお、スイッチ素子2の詳細については後述する。 【0036】各ワード線WL。~WL、は、ロウデコーダ 31に接続されている。また、各ビット線BL。~BL, は、カラムデコーダ32に接続されている。

【0037】外部から指定されたロウアドレスおよびカラムアドレスは、アドレスピン33に入力される。そのロウアドレスおよびカラムアドレスは、アドレスピン33からアドレスラッチ34へ転送される。アドレスラッチ34でラッチされた各アドレスのうち、ロウアドレスは、アドレスバッファ35を介してロウデコーダ31へ転送され、カラムアドレスはアドレスバッファ35を介してカラムデコーダ32へ転送される。

【0038】ロウデコーダ31は、各ワード線WL。~WL,のうち、アドレスラッチ34でラッチされたロウアドレスに対応したワード線を選択し、各ワード線の電位を動作モードに対応して制御する。

【0039】カラムデコーダ32は、各ビット線BL。 ~BL,のうち、アドレスラッチ34でラッチされたカ ラムアドレスに対応するビット線を選択し、各ビット線 の電位を動作モードに対応して制御する。

【0040】ここで、第1実施形態では、ロウデコーダ31およびカラムデコーダ32が、それぞれ、パルス印加回路41および42を含んでいる。このパルス印加回路41および42は、強誘電体キャパシタ3に高い電圧を印加した場合には十分な分極反転を生じるとともに、強誘電体キャパシタ3に低い電圧を印加した場合にはほとんど分極反転を生じないような所定のパルス幅を有するパルスをメモリセル1に印加するためのものである。

なお、このパルス印加回路 4 1 および 4 2 は、本発明の「パルス印加手段」の一例である。

【0041】外部から指定されたデータは、データピン36に入力される。そのデータは、データピン36から入力バッファ37を介してカラムデコーダ32へ転送される。カラムデコーダ32は、各ピット線 $BL_0 \sim BL_1$ の電位を、そのデータに対応した電位に制御する。

【0042】任意のメモリセル1から読み出されたデータは、各ピット線BL。~BL、からカラムデコーダ32を介してセンスアンプ38へ転送される。センスアンプ1038は電圧センスアンプである。センスアンプ38で判別されたデータは、出力バッファ39からデータピン36を介して外部へ出力される。

【0043】なお、上記した各回路($31\sim39$ 、41、42)の動作は、制御コア回路 40によって制御される。

【0044】ここで、この第1実施形態におけるスイッ チ素子2は、図2に示すように、正と負のいずれの電圧 印加方向に対してもほぼ同じ絶対値のしきい値電圧V t 1 およびV t 2 でターンオンするスイッチ素子である。 この第1実施形態では、スイッチ素子2は、双方向ダイ オードからなる。このダイオードは、正のしきい値電圧 Vt1および負のしきい値電圧Vt2でターンオンする とともに、ほぼ | Vt1 | = | Vt2 | となるようにす る。このメモリセルにおいて、正の電圧を加えた場合、 強誘電体キャパシタ3には、印加電圧からスイッチ素子 2を構成するダイオードのしきい値電圧分を引いた電圧 が加わる。たとえば、ダイオードのしきい値電圧を 0. 8 V、強誘電体キャパシタの飽和電圧を2.0 V、V c c=2. 8 V とする。このとき、1/2 V c c 法を用い 30 ると、図3に示すように、選択セルの強誘電体キャパシ 夕3に印加される電圧は、2.8-0.8=2.0Vで あり、非選択セルの強誘電体キャパシタ3に印加される 電圧は、2.8/2-0.8=0.6 Vとなる。

【0045】これに対して、従来の強誘電体キャパシタのみで構成されるマトリックス型のメモリセルでは、選択セルの強誘電体キャパシタに2.0 Vを印加すれば (Vcc=2.0V)、非選択セルの強誘電体キャパシタには1.0 Vが印加されることになる。

【0046】ここで、図4には、強誘電体層としてSB 40 T膜を用いた強誘電体キャパシタにパルスを印加した場合において、印加電圧をパラメータとして、パルス幅と分極反転電荷量との関係が示されている。図4から明らかなように、パルス幅が70ns以下において、印加電圧が高い場合(たとえば1.6 V以上)、分極反転量はほぼ飽和し、14~15 μ C/c m^i の電荷量になっている。これに対して、印加電圧が低い場合(たとえば0.6 V以下)、ほとんど分極反転が生じないことがわかる。このように、パルス幅が比較的短い場合には、高電圧では強誘電体層における分極反転が生じるのに対し50

て、低電圧では分極反転がほとんど生じないことがわかる。したがって、選択セルに高い電圧パルスを印加し、 非選択セルに低い電圧パルスを印加することにより、選 択セルの強誘電体層で書き込みを行うことができ、か つ、非選択セルの強誘電体層には分子構造上ほとんど変 化を起こすことがないようにすることができる。

【0047】図4に示したパルス応答特性を有するSBT膜を用いて強誘電体キャパシタを形成した場合に、選択セルの強誘電体キャパシタにパルス幅が30nsで2.0Vの電圧が印加されるように設定する。この場合、従来のセル構造では、非選択セルの強誘電体キャパシタに1.0Vが印加されるので、6.0 μ C/cmⁱの分極反転量が生じてディスターブが起こる。これに対して、第1実施形態では、非選択セルの強誘電体キャパシタに0.6Vの電圧が印加されるのみであるので、分極反転量も1.0 μ C/cmⁱとほとんど分極反転が生じないことがわかる。このように、第1実施形態のメモリセルでは、従来の強誘電体キャパシタのみで構成されるメモリセルに比べて、非選択セルに印加される電圧が小さくなり、その結果、ディスターブ耐性を向上させることができる。

【0048】また、負の方向に電圧を加えた場合においても、双方向ダイオードからなるスイッチ素子2と強誘電体キャパシタ3とは印加電圧に対してほぼ対称であるため、強誘電体キャパシタ3に印加される電圧に関して上記した説明と同様のことが成り立つ。

【0049】上記第1実施形態によるスイッチ素子2を 構成する双方向ダイオードは、たとえば、図5および図 6に示すようなp-nダイオード21および22や、図 7に示すような導電層25と高濃度n[†]半導体層または 高濃度 p⁺ 半導体層 2 6 との接合で形成されるショット キーダイオードを用いて作製することができる。p-n ダイオード21および22は、図6に示すように、2つ の電極23aおよび23bにより挟まれた構造を有す る。また、ショットキーダイオードを構成する半導体層 26の一方の表面上には、電極27が形成されている。 【0050】p-nダイオードやショットキーダイオー ドは、多結晶半導体層やアモルファス半導体層を用いて 形成することができる。特に、アモルファス半導体層 は、結晶粒界がないため、微細な構造を作製してもダイ オード特性の均一化を図ることができる。アモルファス 半導体層としては、アモルファスSiなどを用いること ができる。

【0051】また、ショットキーダイオードに関しては、半導体素子製造工程において、導電層/半導体界面での相互拡散によりオーミック特性を示さないように、熱的安定性が必要となる。図8および図9は、それぞれ、IrSi/ポリSiサンプルに対し、800℃の熱処理を施した後の各組成の深さ方向のプロファイルを示したものである。

図8および図9から明らかなように、800℃の髙温処 理後においても、IrSi/ポリSi界面およびIrS iN/ポリSi界面において、顕著な相互拡散は見られ ず、導電層であるIrSiまたはIrSiNと、半導体 層であるポリSiとの接合が熱的に安定であることがわ かる。

【0052】なお、このような熱的に安定な接合は、I r、Pt、Ru、Re、Ni、CoおよびMoの少なく ともいずれか1つと、シリコンとを含有する導電物、ま の少なくともいずれか1つと、シリコンと、窒素とを含 有する導電物によっても得ることができる。

【0053】 (第2実施形態) 上記した第1実施形態で は、1/2 V c c 法を用いる例を示したが、第2実施形 態では、1/3 V c c 法を用いる例について説明する。 図10は、本発明の第2実施形態による強誘電体メモリ の効果を説明するための図である。

【0054】第2実施形態におけるメモリセルの構造 は、上記した第1実施形態と同様である。すなわち、メ モリセル1は、正と負のいずれの電圧印加方向に対して もほぼ同じしきい値電圧 (絶対値) でターンオンするス イッチ素子2と、スイッチ素子2と直列に接続された強 誘電体キャパシタ3とから構成されている。

【0055】第2実施形態では、図10に示すように、 スイッチ素子2を構成する双方向ダイオードのしきい値 電圧を0.8 V、強誘電体キャパシタの飽和電圧を2. 2V、Vcc=3. 0Vとする。このとき、1/3Vcc法を用いると、図10に示すように、選択セルに印加 される電圧は、3.0-0.8=2.2 Vとなり、非選 択セルでは、3.0/3-0.8=0.2 Vとなる。つ 30 まり、印加電圧に関して、非選択セル/選択セルは、1 /3以下になる。なお、従来のセル構造では、選択セル の強誘電体キャパシタに2.2 Vが印加されるととも に、非選択セルの強誘電体キャパシタには、2.2 Vの 1/3の0.73Vが印加される。

【0056】ここで、分極反転量に関して図4に示した 第1実施形態と同様のパルス応答特性を有するSBT膜 を用いて強誘電体キャパシタ3を形成した場合、選択セ ルの強誘電体キャパシタ3に、パルス幅が30nsで 2. 2 Vの電圧が印加されるように設定する。この場 合、非選択セルでの分極反転量は、0.5μC/cm² 以下とほとんど分極反転が生じないことがわかる。した がって、1/3 V c c 法では、第1実施形態の1/2 V cc法に比べて、非選択セルに印加される電圧をさらに 低くすることができるので、ディスターブ耐性をより向 上することができる。

【0057】(第3実施形態)図11は、本発明の第3 実施形態による強誘電体メモリの書き込み動作時の全体 構成を示した回路図である。図12は、図11に示した 第3実施形態による強誘電体メモリの効果を説明するた 50 NT、PZT、PLZT, BLTまたはこれに準ずる強

めの図である。

【0058】この第3実施形態では、図22に示したM FMIS-FETを用いた1トランジスタ型強誘電体メ モリの書き込み時の等価回路において、図11に示すよ うに、常誘電体キャパシタ54が直列に接続される強誘 電体キャパシタ53にスイッチ素子52を直列に接続し た構成を有する。

【0059】この場合、強誘電体キャパシタ53に印加

される電圧は、強誘電体キャパシタ53と常誘電体キャ たは、Ir、Pt、Ru、Re、Ni、CoおよびMo 10 パシタ54との容量比に逆比例する。たとえば、(強誘 電体キャパシタの容量): (常誘電体キャパシタの容 量) = 1:2の場合、印加電圧の2/3が強誘電体キャ パシタ53にかかることになる。ここで、ダイオードの しきい値電圧を 0.8 V、ゲート部の強誘電体の飽和電 圧を2.0V、Vcc=3.8Vとする。このとき、1 /3 V c c 法を用いると、図12に示すように、選択さ れたメモリセルに印加される電圧は、(3.8-0.1)8) $\times 2/3 = 2$. 0 V、非選択のメモリセルに印加さ れる電圧は、(3.8/3-0.8)×2/3=0.3 1 V となる。このため、印加電圧に関して、非選択セル /選択セルは1/3以下になる。これに対して、図22 に示した従来のメモリセルの場合には、選択されたメモ リセルの強誘電体キャパシタに2.0 Vが印加されると ともに、非選択の強誘電体キャパシタには2.0 Vの1 /3の0.67Vが印加される。

> 【0060】ここで、この第3実施形態においても、図 4に示したパルス応答特性を有するSBT膜を用いて強 誘電体キャパシタを形成した場合、選択セルの強誘電体 キャパシタにパルス幅が30nsで2.0Vの電圧が印 加されるように設定する。この場合、非選択セルでの分 極反転量は、1.0 μ C / c m'以下とほとんど分極反 転が生じないことがわかる。したがって、第3実施形態 では、1トランジスタ型の強誘電体メモリの書き込み動 作において、効果的にディスターブ耐性を向上すること ができる。

【0061】なお、今回開示された実施形態は、すべて の点で例示であって制限的なものではないと考えられる べきである。本発明の範囲は、上記した実施形態の説明 ではなく特許請求の範囲によって示され、さらに特許請 40 求の範囲と均等の意味および範囲内でのすべての変更が

【0062】たとえば、上記実施形態では、正と負のい ずれの電圧印加方向に対してもほぼ同じしきい値電圧 (絶対値) でターンオンするスイッチ素子として、双方 向ダイオードを用いる例を示したが、本発明はこれに限 らず、トンネル電流を利用したMIMキャパシタなどか らなるスイッチ素子を用いてもよい。

【0063】また、上記実施形態では、強誘電体層とし て、SBT膜を用いたが、本発明はこれに限らず、SB

誘電体層を用いてもよい。つまり、図4に示したように、強誘電体層に高い電圧を印加した場合では、十分な分極反転を生じるとともに、低い電圧を印加した場合ではほとんど分極反転を生じないようなパルス幅が存在する分極反転特性を有する全ての強誘電体層を用いることができる。

【0064】また、上記第3実施形態では、MFMIS -FETを用いた1トランジスタ型強誘電体メモリへの適用例について説明したが、本発明はこれに限らず、MFIS-FETについても同様に適用可能である。

[0065]

. . .

【発明の効果】以上のように、本発明によれば、選択セルの強誘電体キャパシタと非選択セルの強誘電体キャパシタとに印加される電圧比を大きくすることができるので、非選択セルにおけるディスターブ耐性を向上することができる。

【図面の簡単な説明】

【図1】本発明の第1実施形態による強誘電体メモリの 全体構成を示した回路図である。

【図2】図1に示した第1実施形態による強誘電体メモ 20 リのメモリセル構造を説明するための概略図である。

【図3】本発明の第1実施形態による強誘電体メモリの 効果を説明するための図である。

【図4】本発明の第1実施形態による強誘電体メモリの 強誘電体層の分極反転電荷量に関するパルス応答特性を 示す図である。

【図5】本発明の第1実施形態による強誘電体メモリのスイッチ素子の一例を示した回路図である。

【図6】図5に示した第1実施形態によるスイッチ素子の回路図に対応する断面図である。

【図7】本発明の第1実施形態による強誘電体メモリのスイッチ素子の他の例を示した断面図である。

【図8】第1実施形態によるスイッチ素子をショットキー接合により構成する場合の熱的安定性を説明するための相関図である。

【図9】第1実施形態によるスイッチ素子をショットキー接合により構成する場合の熱的安定性を説明するための相関図である。

【図10】本発明の第2実施形態による強誘電体メモリ

の効果を説明するための図である。

【図11】本発明の第3実施形態による強誘電体メモリの全体構成を示した回路図である。

【図12】本発明の第3実施形態による強誘電体メモリの効果を説明するための図である。

【図13】従来の最も一般的な強誘電体メモリのメモリセルアレイの回路構成を示した回路図である。

【図14】図13に示した回路図に対応する断面構造図である。

10 【図15】従来の単純マトリックス型の強誘電体メモリのメモリセルアレイの回路構成を示した回路図である。

【図16】図15に示した従来の単純マトリックス型の 強誘電体メモリの断面構造図である。

【図17】図15および図16に示した従来の単純マトリックス型の強誘電体メモリの1/2Vcc法による書き込み動作の際の電圧印加状態を説明するための回路図である。

【図18】図15および図16に示した従来の単純マトリックス型の強誘電体メモリの1/3 V c c 法による書き込み動作の際の電圧印加状態を説明するための回路図である。

【図19】従来の単純マトリックス型の強誘電体メモリの問題点を説明するための強誘電体ヒステリシス特性を示した図である。

【図20】従来のMFMIS-FETを用いた1トランジスタ型の強誘電体メモリのメモリセルアレイの回路図である。

【図21】図20に示した従来のMFMIS-FETを 用いた1トランジスタ型の強誘電体メモリの断面構造図 30 である。

【図22】図20および図21に示した従来のMFMIS-FETを用いた1トランジスタ型の強誘電体メモリの書き込み動作時の等価回路図である。

【符号の説明】


1、51 メモリセル


2、52 スイッチ素子

3、53 強誘電体キャパシタ

41、42 パルス印加回路(パルス印加手段)


50、60 メモリセルアレイ








• • • •



【図11】


•


【図12】




【図13】

【図14】






【図18】



【図21】



[図20]

